2007-10-04から1日間の記事一覧

"普通だった"

CPU実験で使用しているVerilog HDLにも慣れてきて、論理回路のことを考えながら書くようになったら楽しくなってきた。マスタスレーブ型のDフリップフロップが利用できるので、プログラムカウンタはポジティブエッジトリガで動かせばそれで良いらしい。 そう…