CPU実験で使用しているVerilog HDLにも慣れてきて、論理回路のことを考えながら書くようになったら楽しくなってきた。マスタスレーブ型のDフリップフロップが利用できるので、プログラムカウンタはポジティブエッジトリガで動かせばそれで良いらしい。 そう…
引用をストックしました
引用するにはまずログインしてください
引用をストックできませんでした。再度お試しください
限定公開記事のため引用できません。